(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-134457 (P2001-134457A)

(43)公開日 平成13年5月18日(2001.5.18)

(51) Int.Cl.7		識別記号	FΙ		5	7]h*(参考)
G06F	11/22	3 1 0	G06F	11/22	310A	2 G 0 3 2
	11/28	340		11/28	340C	5 B 0 4 2
# G01R	31/28		G01R	31/28	F	5B048
						9 A 0 0 1

審査請求 未請求 請求項の数2 OL (全 9 頁)


		FILTERIA ST	
(21)出願番号	特顯平11-316160	(71)出顧人	
			株式会社アドバンテスト
(22)出顧日	平成11年11月8日(1999.11.8)		東京都練馬区旭町1丁目32番1号
		(72)発明者	東 晋作
			東京都練馬区旭町1丁目32番1号 株式会
			社アドパンテスト内
		(72)発明者	福島清
			東京都練馬区旭町1丁目32番1号 株式会
			社アドバンテスト内
		(74) (DOM 1	
	•	(74)代理人	
			弁理士 雨貝 正彦
			最終頁に続く
		l	

(54) 【発明の名称】 半導体試験用プログラムデバッグ装置

(57)【要約】

【課題】 半導体試験装置の動作をエミュレートした場合でも各ピンに対応した波形データを高速に作成すると とができるようにする。

【解決手段】 フレームプロセッサモジュール30が発生したイベントデータをパターンデータと共にパターン対応イベントテーブル50に格納する。パターン発生モジュール10から出力されたパターンデータがパターン対応イベントテーブル50に存在するか否かをパターン判定モジュール20で判定する。判定の結果、パターンデータが既に存在する場合にはそこからパターンデータに対応したイベントデータを読み出してイベントテーブル40に格納する。パターンデータが存在しない場合にはフレームプロセッサモジュール30による通常のイベントデータの発生処理を行う。



02 斟で計多鏈結鎖数、六ま。るあなどな鏈點或附五雷爪印 **新宿るで親属多位否位るいてし主発37千齢は王雷の0重** 気ぞ30合脚オンパオン出り畑パオン流を流雷の成現れず ま、親斌宝阪流軍爪印王雷るを親属る心否心る廿出り艰 る体子器体流電ので重気をみ合むなしば叩き王雷の成現 、おえ内。るあつのさるす査対多体否体るいてしてある。例えば、 **教跡、払嬢焼添直。 るるつの るる を査勢 多 小否 ゆ かっこう 計(してい観視のコ、えきを导音(しない観視の宝布3)** ストバデ科等半用査勢势、制鍵短銷勢。 るるづ鍵挺流直 **3 親短銷數 、 すい限大払親短ぐ計が置装鍵短本草半 。 る** いてれる吠や置装剱馬本尊半、フしょのよう行き等剱馬 **銷数今銭減煮直ブン依37千素料菓半の酵各の等リチト料** [0000]

。るも関3/置装化セパテムそ化ロと用鍵結4萬半 で行き盃勢のムミゼロで用競馬ブレイーしたミエを引渡 の置装鏡貼朴彰半 、助即発本【裡代前弦るを園の眼発】 [[000]

【明読な邸籍の即発】

。置装せでパテムそせ

ロて用競話本尊半るする情報をよっるいフれを解めなせ ーマイベットGGTフノムスフィイタを一その気料イベン 機動語前、おの段手パアーディベントの校ベーをい話前 、ブルは3) [原本領] (2 取水龍]

。置装せゃパテムそせロと

用剱馬科菓半るでも踏むるようるれる気料で入舎さも段 手気件ベーをバるす代出が類手やでサロでムーリで語順 イベント語前式し気校3/4ー元の気料イベソ遊動語前も 休段手小てーモイベント动校ベーをい話前おり合むるす , 5.矧手ルケーモイベント点

校Cーをバるを内格では内型関ムを一元の気料イベコ塔 製品前なっなる元の主義のキーディングトのチ、きゃー ティベット語前式れる解格の段手パケーディベット語前 , 5.熨手パてーティン>トるで解許をセーティ

01 ペット語前るれる代出る水矧手やでサロてムーリで語前 、3段手ややカロアムーイ

てるも代出をセーディベットるなるゆうセーデサベミト をเ前ろを一元るを関コノベットに前, し出発をを一元 せくミトをも示るせくミトを主義のイベットるめいチャ せくミトセ , し担発ダセーマるを関づけぐがトの活動る 休いチャ活数、ブルン基コヤーマの気料イセソ強数56前

ペコ機動がいて基3)ムミセロヤンーをい 【1更本語】 【囲跡の永龍搭計】

τ

気引 30 内別の対象をマーマ 37 数 九出 そ る あ する れ ち 九出 る 本く当代出い合製オオを試印のヘコ代人のストバテ科賞 半用査剣数やセーデ派数加印の3、3、あ引きを一デ派数 市内式で新30科条鍵属ア (く) (く) を (く) を () を () を () を () と () を () るなる鬼仗気険のストパテ本尊半用査剣数 、316よ3同 **よので行多鏡馬ブン校がストバデ 朴彰半用査剣数の刴実** るせることによって、疑似的な半導体試験装置を構成し 引慮多ムミセロで用鏡貼却彰半るなる桑校セ ベバデブイ のムヤスぐせくトヤーリントのヤーよりくに用が、お置 残せゃパテのJ。るあつのdるも関31置装せゃパテの& お菓本、おけろ。。それかのかなそよかれる競場の解入号 613381-6平開特別え例、フノムのまるセイーイ エミエを引使の置奏競技対導半3164の3【6000】 正常に動作しているか否かの検証を行っていた。

はムミセロと用線活动乾半のチ、フリーしょミエ多利 旗の置装顔混却草半ブい用ネセーェコンに用水の等くを ベーモスセーロ、>なわづのさ行多面箱のムミゼロで用 のラインを停止することになり、好ましくない。そこ 正常に動作するか否かの評価を行うことは、 半導体試験 ベムでゼロで用鏡院本尊半フい用る置装鏡院本尊半の紹 実、さべろういな心を渡台入事ファあつ副部へ本自置装 競馬科賞半、しかし。ないファデを配補のムミゼロでの **多、ブサち乳値多ムミゼロで用鏡貼料等半、ブリ校31K** トバテ本草半用査剣数るいファーは代の否良体をフい用る °1729

かわれわなけいる画客のムミセロでの多、本否本のなの きるや判使习常五体朴自ムそ代ロヤのそ习合製が介含更 変、ひかれる気計が財産なムミゼロで用鏈塔科等半。い なるなおれれなれる更変々動フサギスパチ、合製オし やおっない更変はたべい口のう、 () かっない更変は散動 のストバテ科等半用査勢数む」ムミゼロで用鏈減科等半の る。るいフパち楽帯フムモゼロてのてゃそスな大狐、で るなおけれなし畸睛を計値を飲み数をからいような気 再刻結、おんそとロで用剱馬本尊半、るななしなし。る きつがよって行き競馬動各のストバテ本尊半用査動数 てのようによっているというというといっているといっている。 、つのるいつけまぶらればいしとして用額は対彰半色子 お中条の動名のふく行う中条なるよの当を観覧の目更な ぐよの33合根で行多類混就直今鏡貼鎖数【€000】 よりを休合思で計プリ更

変々断さどな科条流雷や科条五雷るれる때印のストバデ **朴彰半用査剣効 、 で オ し 玄媛 3 1 1 1 1 1 ま 1 2 1 0 0 動 4 1 高 4** ひよイル市の電圧を正規の電圧値、例えばのポルトより ロおさま、ひかし気傷の4水水をの動い込みでより水水 されえ内、かイレベル時の電圧を正規の電圧値、例えば5

Z

0ħ

30

し、この出力波形を試験条件と比較することによって、 パス/フェイルの判定を行い、それを試験結果格納部に 格納し、それと予想される試験結果の期待値とを比較検 討し、半導体試験用プログラムが正常に動作しているか 否かの検証を行っていた。

【0006】図4は、従来のデバッグ装置において、試 験条件に従った印加波形データを作成するドライバ波形 発生部の概略構成を示す図である。同図において、ドラ イバ波形発生部は、パターン発生モジュール(PGモジ ュール) 10、フレームプロセッサモジュール30及び 10 イベントテーブル40を含んで構成される。パターン発 生モジュール10は、パターンプログラム11に従った 複数ビット構成のバターンデータを発生し、フレームプ ロセッサモジュール30に出力する。例えば、パターン **発生モジュール10から出力される複数ビット構成のバ** ターンデータは、通常のパターン発生器が発生する3ビ ット構成のデータと、16通りのタイミングエッジを選 択するための4 ビット構成のタイミングセットと、パタ ーン発生モードに関するモードデータとの組合せによっ て決定される5ビット構成のデータに、波形の印加され 20 るビンを特定するビンデータが付加されたもので構成さ れている。ピンデータを付加するのは、印加波形の種類 (NRZ波形、NZ波形、SBC波形、FIX波形な ど)を各ピン毎に設定することができるようになってい るからである。

【0007】フレームプロセッサモジュール30は、波 形メモリ (Waveform memory) 3 1 及びタイミングメモ リ (Timing memory) 32を含んで構成され、パターン 発生モジュール10から出力されるパターンデータに基 づいたイベントデータを生成し、イベントテーブル40 に出力する。波形メモリ31は、パターン発生モジュー ル10から出力されるパターンデータに基づいて、波形 のイベントに関するデータを発生する。この波形のイベ ントに関するデータは、波形の立ち上がりを示すデータ 又は波形の立ち下がりを示すデータである。タイミング メモリ32は、パターン発生モジュール10から出力さ れるパターンデータに基づいて、波形メモリ31から出 力される波形のイベントに関するデータに対してそのイ ベントの発生タイミングを示すタイミングデータを割り 付けてイベントデータ(イベントに関するデータとタイ 40 ミングデータとの組合せから構成されるデータ)を生成 し、それをイベントテーブル40に出力する。イベント テーブル40には、フレームプロセッサモジュール30 から出力されるイベントデータが各ピンに対応した波形 データとして順次格納される。

【0008】図4のドライバ波形発生部がパターンプログラム11に従ってどのように動作するのかについて説明する。なお、パターン発生モジュール10から出力される複数ピット構成のパターンデータはパターンプログラム11内の印加パターンデータとピンデータとから構 50

成されているものとし、タイミングセットとモードデータについては省略して説明する。まず、第1のNOP命令「NOP !01」に従って、バターン発生モジュール10は、第1ピンのピンデータ「1」と印加バターンデータ「0」に対応したバターンデータ「10」をフレームプロセッサモジュール30に出力する。波形メモリ31は、バターンデータ「10」に基づいて波形の立ち上がりを示すイベントと立ち下がりを示すイベントの発生タイミングとして20nsを、立ち下がりを示すイベントの発生タイミングとして70nsを割り付ける。その結果、イベントテーブル40には、タイミング20nsで立ち下がるというイベントデータとからなる波形データが格納される。

【0009】次に、パターン発生モジュール10は、第1のNOP命令「NOP !01」の第2ピンのピンデータ「2」と印加パターンデータ「1」に対応したパターンデータ「21」をフレームプロセッサモジュール30は、パターンデータ「21」に基づいたイベントデータを生成し、それを波形データとしてイベントテーブル40に格納する。以下、同様にして、第2のNOP命令「NOP!11」の第1ピンのピンデータ「1」と印加パターンデータ「1」に対応したパターンデータ「1」に対応したパターンデータ「11」に基づいた処理を順次繰り返し、半導体試験装置のドライバ波形発生部の動作をエミュレートする。

[0010]

【発明が解決しようとする課題】ところで、実際の半導 体試験装置は、各ピン毎にフレームプロセッサを有して いる。各フレームプロセッサは、パターン発生部からの バターンデータに基づいて並列的に処理を行っている。 しかしながら、従来のデバッグ装置は、汎用コンピュー タのオペレーティングシステムの下で実際のフレームブ ロセッサと同等の処理を行わせるようにしているため に、図4に示すようにフレームプロセッサモジュール3 0を用いて、パターンプログラムに従って第1ピン、第 2ピン…の順番で直列に波形データの生成処理を行って いる。すなわち、実際の半導体試験装置のフレームプロ セッサが行っていた並列的な処理を直列的な処理に変換 して実行している。従って、被検査用半導体デバイスの ピン数が増加するに従って波形データの作成処理に多大 の時間を費やすようになり、問題となっていた。また、 最近では被検査用半導体デバイスのピン数は増加の一途 にあり、波形データの作成処理に要する時間を短縮する ことは重要な課題となっていた。

[0011] との発明は、とのような点に鑑みて創作されたものであり、その目的は、半導体試験装置の動作を

4

する。

エミュレートした場合でも各ビンに対応した波形データ を高速に作成することのできる半導体試験用プログラム デバッグ装置を提供することにある。

[0012]

【課題を解決するための手段】上述の課題を解決するた めに、請求項1に記載された半導体試験用プログラムデ バッグ装置は、バターンプログラムに基づいた複数ビッ ト構成のデータを出力するパターン発生手段と、前記複 数ビット構成のデータに基づいて、波形メモリから波形 のイベントに関するデータを発生し、タイミングメモリ 10 からイベントの発生タイミングを示すタイミングデータ を発生し、前記イベントに関するデータと前記タイミン グデータとからなるイベントデータを出力するフレーム プロセッサ手段と、前記フレームプロセッサ手段から出 力される前記イベントデータを格納するイベントテープ ル手段と、前記イベントテーブル手段に格納された前記 イベントデータを、そのイベントデータの発生の元とな った前記複数ビット構成のデータと関連付けて格納する バターン対応イベントテーブル手段と、前記パターン発 生手段から出力される前記複数ピット構成のデータが前 20 記パターン対応イベントテーブルに存在する場合には前 記パターン対応イベントテーブル手段から前記複数ビッ ト構成のデータに対応した前記イベントデータを読み出 して前記イベントテーブル手段に格納し、存在しない場 合には前記複数ビット構成のデータを前記フレームプロ セッサ手段に出力するパターン判定手段とを含んで構成 されるものである。

【0013】請求項1に記載された発明は、フレームプ ロセッサ手段が発生したイベントデータを複数ビット構 成のデータと共にパターン対応イベントテーブル手段に 30 格納しておき、パターン発生手段から出力された複数ビ ット構成のデータがパターン対応イベントテーブル手段 に存在するか否かをパターン判定手段で判定し、それが 既に存在する場合にはそとから複数ビット構成のデータ に対応したイベントデータを読み出してイベントテープ ル手段に格納し、存在しない場合にはフレームプロセッ サ手段による通常のイベントデータの発生処理を行うよ うにしたものである。これによって、一旦発生されたイ ベントデータについてはフレームプロセッサ手段が行っ ていたイベントデータの発生処理を省略することがで き、各ピンに対応した波形データを高速に作成すること ができるようになる。なお、半導体試験装置のようにパ ターンプログラムに基づいて複数ビット構成のデータが 繰り返し発生されるような場合には、フレームプロセッ サ手段によるイベントデータの発生処理の省略される割 合も高くなり、その効果は極めて大きい。

【0014】請求項2に記載された本発明の半導体試験 は、デバイステストプログラム212の構文解析などを 用プログラムデバッグ装置は、前記パターン対応イベン 行い、デバイステストプログラム212に従って半導な トテーブル手段に前記複数ビット構成のデータをアドレ 試験装置200を忠実に動作させる中心的な役割を果た スとする前記イベントデータを格納したものである。請 50 すものである。アプリケーションプログラム214は、

求項2に記載された発明は、バターン対応イベントテーブル手段に複数ビット構成のデータをアドレスとして供給するだけで前記イベントデータを読み出すことができるので、波形データを高速に作成することができる。 【0015】

6

【発明の実施の形態】以下、本発明に係る半導体試験用プログラムデバッグ装置の一実施の形態について、図面を参照しながら説明する。図2は、半導体試験用プログラムデバッグ装置の全体構成を示す図である。デバッグ装置100は、半導体試験装置の動作をエミュレートし、かつ被検査用半導体デバイスの動作をシミュレートすることによって、半導体試験用プログラムが正常に動作するか否かを検証するためのものであり、ワークステーション等の汎用コンピュータによって実現される。【0016】この実施の形態に係るデバッグ装置100は、実際の半導体試験装置及び被検査用半導体デバイスの動作を模擬するものなので、その詳細な説明を行う前に、模擬される半導体試験装置の概略構成について説明

0 【0017】図3は、実際の半導体試験装置の全体構成を示す図である。同図では、半導体試験装置200に実際の被検査用半導体デバイス250が接続された状態が示されている。半導体試験装置200は、被検査用半導体デバイス250に対して各種の直流試験(DCパラメトリック試験)や機能試験を行うものである。半導体試験装置200は、テスタ制御部210、テスタバス230、テスタ本体240、被検査用半導体デバイス250を搭載するソケット部(図示せず)を含んで構成されている。

0 【0018】テスタ制御部210は、テスタ本体240の動作を制御するためのものであり、半導体試験用プログラム(デバイステストプログラム)212、アプリケーションプログラム214、言語解析実行部216、テスタライブラリ218、テスタバスドライバ220を含んで構成されている。

[0019] デバイステストプログラム212は、ユーザが半導体試験装置200を用いて、被検査用半導体デバイス250に対してどのような試験を行うのか、その手順や方法を記述したものである。一般的にとのデバイなフストプログラムは、半導体試験装置200のユーザによって開発作成されるものである。従って、ユーザは実際の半導体試験装置200を用いることなく、この実施の形態に係るデバッグ装置100を用いて自分の作成したデバイステストプログラム212が正常に動作するか否かの検証を行い、完成度の高いデバイステストプログラム212の構文解析などを行い、デバイステストプログラム212に従って半導体試験装置200を忠実に動作させる中心的な役割を果たするのである。アプリケーションプログラム214は

デバイステストプログラム212及び言語解析実行部2 16と連携して動作するものであり、機能試験及び直流 試験に対応した実際の試験信号等を被検査用半導体デバ イス250に印加し、その出力信号を取り込んで被検査 用半導体デバイス250の良否を判定したり、特性を解 析するものである。テスタライブラリ218は、言語解 析実行部216によって構文解析が行われた後のデバイ ステストプログラム212の命令をレジスタレベルの命 令(後述するレジスタ242へのデータ書き込み命令及 びレジスタ242からのデータ読み出し命令に関するデ 10 ータ) に変換して、半導体試験装置200の動作に必要 なデータの作成や設定を行うとともに、テスタ本体24 0に対して測定動作を指示する。テスタバスドライバ2 20は、テスタバス230を介して、テスタライプラリ 218によって作成されたデータをテスタ本体240内 のレジスタ242に転送する。

【0020】テスタ本体240は、テスタバス230を介して取り込まれたテスタ制御部210からのデータに基づいて被検査用半導体デバイス250に対して各種の試験を行う。テスタ本体240は、レジスタ242とメ 20モリ244と試験実行部246とを含んで構成される。レジスタ242は、テスタバス230を介して取り込まれたテスタライブラリ218からのデータを格納する。このレジスタ242に格納されたデータは、直接あるいはメモリ244を介して試験実行部246に出力される。また、レジスタ242及びメモリ244は、試験実行部246からの試験結果に関するデータを格納する試験結果格納領域(図示せず)を有する。

【0021】試験実行部246は、機能試験実行部24 7 およびDCパラメトリック試験実行部248を備えて 30 いる。試験実行部246は、レジスタ242やメモリ2 44 に格納されたテスタライブラリ218からのデータ に基づいて、被検査用半導体デバイス250に対して機 能試験やDCパラメトリック試験を行い、その試験結果 のデータをレジスタ242やメモリ244の試験結果格 納領域に格納する。との試験実行部246内に、被検査 用半導体デバイス250の各ピンに印加される印加波形 データを作成するドライバ波形発生部が複数存在する。 レジスタ242及びメモリ244に格納された試験結果 データは、テスタドライバ220によってテスタバス2 30を介して直接テスタライブラリ218に取り込まれ る。なお、メモリ244に格納された試験結果データ は、レジスタ242を介してテスタライプラリ218に 取り込まれる。

ログラム112の動作がユーザの意図したものと一致するか否かを調べることができる。次に、この実施の形態に係るデバッグ装置100の構成について説明する。【0023】図2に示すエミュレータ制御部110は、デバイステストプログラム112、アプリケーションプログラム114、言語解析実行部116、テスタライブラリ118、テスタバスエミュレータ120を含んで構成されている。このエミュレータ制御部110は、テスタエミュレート部140の動作を制御するためのものであり、図3に示した半導体試験装置200に含まれるテスタ制御部210と基本的に同じ動作を行う。

【0024】デバイステストプログラム112は、半導 体試験装置200を用いて被検査用半導体デバイス25 0に対してどのような試験を行うのか、その手順や方法 を記述したものであり、デバッグ装置100によってデ バッグの対象となるプログラムである。従って、図3の デバイステストプログラム212がそのままこのデバイ ステストプログラム112として移植され、同様の動作 を行うように構成される。アプリケーションプログラム 114、言語解析実行部116及びテスタライブラリ1 18についても同様に、図3のアプリケーションプログ ラム214、言語解析実行部216及びテストライブラ リ218がそのまま移植され、同様の動作を行うように 構成される。テスタバスエミュレータ120は、エミュ レータ制御部110とテスタエミュレート部140との 間を仮想的に接続する仮想テスタバス130を駆動し、 との仮想テスタバス130を介してテスタライブラリ1 18とテスタエミュレート部140との間のデータの送 受を制御する。

【0025】テスタエミュレート部140は、図2のテ スタ本体240の動作をソフトウェアで実現したもので あり、エミュレータ制御部110内のテスタライブラリ 118の動作指示に応じて仮想デバイス150に対する 模擬的な試験を行う。テスタエミュレート部140は、 仮想レジスタ142と仮想メモリ144と仮想試験実行 部146を含んで構成されている。仮想レジスタ142 は、テスタライブラリ118からのデータを格納する。 との仮想レジスタ142に格納されたデータは、直接あ るいは仮想メモリ144を介して仮想試験実行部146 に送られる。また、仮想レジスタ142と仮想メモリ1 44は、仮想試験実行部146から出力される仮想試験 結果データを格納する試験結果格納領域(図示せず)を 有する。仮想試験実行部146は、機能試験実行部14 7及びDCパラメトリック試験実行部148を備えてい る。この仮想試験実行部146は、仮想レジスタ142 に格納されたテスタライブラリ118からのデータに基 づいて、仮想デバイス150に対して所定の印加波形デ ータを出力して、機能試験実行部147による機能試験 やDCパラメトリック試験実行部148によるDCパラ

レジスタ142やメモリ144の試験結果格納領域に格納する。仮想レジスタ142及び仮想メモリ144に格納された仮想試験結果データは、仮想テスタバス130を介してテスタライブラリ118に出力される。試験結果解析判定部160は、仮想レジスタ142やメモリ144又はテスタライブラリ118に格納されている仮想試験結果データと、予め予想される試験結果の期待値とを比較検討し、デバイステストプログラム112が正常に動作しているか否かの検証を行い、その結果をユーザに表示する。例えば、デバイステストプログラム112の実行によって誤った試験結果が得られた場合は、その誤った試験結果の原因となるプログラムの行番号等をモニタ(図示せず)上に表示したり、プリントアウトしたりする。

【0026】図1は、仮想デバイス150の各ピンに印加される印加波形データを擬似的に作成する仮想試験実行部147内のドライバ波形発生部の概略構成を示す図である。図1において図4と同じ構成のものには同一の符号が付してある。図1のドライバ波形発生部が図4のものと異なる点は、フレームブロセッサモジュール30によって発生されたイベントデータをパターンデータと共にパターン対応イベントデーブル50に格納しておき、パターン発生モジュール10から出力されるパターンデータがパターン対応イベントテーブル50からパターンデータに対応したイベントデーブル50からパターンデータに対応したイベントデータを読み出してイベントテーブル40に格納するようにした点である。

【0027】同図において、ドライバ波形発生部は、パターン発生モジュール10、パターン判定モジュール20、フレームプロセッサモジュール30、イベントテー 30ブル40、パターン対応イベントテーブル50を含んで構成される。

【0028】パターン発生モジュール10は、パターンプログラム11に従った複数ビット構成のパターンデータを発生し、フレームプロセッサモジュール30に出力する。例えば、パターン発生モジュール10から出力される複数ビット構成のパターンデータは、通常のパターン発生器が発生する3ビット構成のデータと、16通りのタイミングエッジを選択するための4ビット構成のタイミングセットと、パターン発生モードに関するモード40データとの組合せからなる5ビット構成のデータに、さらに、波形の印加されるピンを特定するためのビンデータが付加された複数ビット構成のデータからなる。

【0029】パターン判定モジュール20は、パターン発生モジュール10から出力される複数ビット構成のパターンデータに対応するイベントデータがパターン対応イベントテーブル50に存在するか否かの判定を行い、それが存在しないと判定された場合にはそのパターンデータをフレームプロセッサモジュール30に出力し、存在すると判定された場合にはそのパターンデータをパタ

ーン対応イベントテーブル50に出力する。なお、バターン判定モジュール20は、バターンデータ毎にフラグを設け、フラグに「1」がセットされているか否かによってバターン対応イベントテーブル50にパターンデータに対応するイベントデータが存在するか否かの判定を行うようにしてもよいし、バターン対応イベントテーブル50に直接アクセスして判定してもよい。

【0030】フレームプロセッサモジュール30は、波 形メモリ31及びタイミングメモリ32を含んで構成さ れ、パターン判定モジュール20から出力されるパター ンデータに基づいたイベントデータを発生し、イベント テーブル40に出力する。波形メモリ31は、パターン 判定モジュール 10 から出力されたパターンデータに基 づいて波形のイベントに関するデータを発生する。との 波形のイベントに関するデータは、波形の立ち上がりを 示すデータ又は波形の立ち下がりを示すデータである。 タイミングメモリ32は、パターン判定モジュール20 から出力されたパターンデータに基づいて、波形メモリ 31から出力される波形のイベントに関するデータに対 してそのイベントの発生タイミングを示すタイミングデ ータを割り付け、イベントに関するデータとタイミング データとの組合せから構成されるイベントデータを生成 し、それをイベントテーブル40に出力する。

【0031】イベントテーブル40には、フレームプロセッサモジュール30から出力されたイベントデータ又はバターン対応イベントテーブル50から読み出されたイベントデータが各ピンに対応した波形データとして順次格納される。パターン対応イベントテーブル50には、パターン判定モジュール20から出力されるパターンデータをアドレスとして、イベントテーブル40に格納されたイベントデータは、パターン判定モジュール20から出力されるパターンデータをアドレスとして順次読み出され、波形データとしてイベントテーブル40に出力され、そこに格納される。

【0032】上述したパターン発生モジュール10がパターン発生手段に、フレームプロセッサモジュール30がフレームプロセッサ手段に、波形メモリ31が波形メモリに、タイミングメモリ32がタイミングメモリに、イベントテーブル40がイベントテーブル手段に、パターン対応イベントテーブル50がパターン対応イベントテーブル手段に、パターン判定モジュール20がパターン判定手段に、ペターン判定モジュール20がパターン判定手段に、それぞれ対応する。

【0033】図1のドライバ波形発生部がパターンプログラム11に従ってどのように動作するのかについて説明する。なお、パターン発生モジュール10から出力される複数ビット構成のパターンデータがパターンプログラム11内の印加パターンデータとピンデータとから構成されているものとして説明し、タイミングセットとモ

ードデータとの関係については省略する。

【0034】まず、第1のNOP命令「NOP!0 1」に従って、パターン発生モジュール10は、第1ピ ンのピンデータ「1」と印加パターンデータ「0」に対 応したパターンデータ「10」をパターン判定モジュー ル20に出力する。なお、印加パターンデータは3ビッ ト構成のデータであり、ピンデータは216ピンの場合 には8ビット構成のデータであるが、説明の便宜上、上 述のように表す。パターン判定モジュール20は、パタ ーンデータ「10」がパターン対応イベントテーブル5 0には存在しないと判定するので、そのパターンデータ 「10」をフレームプロセッサモジュール30に出力す る。フレームプロセッサモジュール30の波形メモリ3 1は、パターン判定モジュール20から出力されるパタ ーンデータ「10」に基づいて、波形の立ち上がりを示 すイベントと立ち下がりを示すイベントの二つを発生す る。フレームプロセッサモジュール30のタイミングメ モリ32は、パターン判定モジュール20から出力され るパターンデータ「10」に基づいて、立ち上がりを示 すイベントの発生タイミングとして20nsを、立ち下 20 がりを示すイベントの発生タイミングとして70nsを 割り付ける。その結果、イベントテーブル40には、タ 「イミング20nsで立ち上がるというイベントデータ」 と、タイミング70nsで立ち下がるというイベントデ ータとからなる波形データが格納される。同様に、パタ ーン対応イベントテーブル50には、パターンデータ 「10」をアドレスとして、タイミング20nsで立ち 上がるというイベントデータと、タイミング70nsで 立ち下がるというイベントデータとからなる波形データ が格納される。

【0035】次に、バターン発生モジュール10は、第 1のNOP命令「NOP ! 01」の第2ピンのピンデ ータ「2」と印加パターンデータ「1」に対応したパタ ーンデータ「21」をパターン判定モジュール20に出 力する。パターン判定モジュール20は、パターンデー タ「21」がパターン対応イベントテーブル50には存 在しないと判定するので、そのパターンデータ「21」 をフレームプロセッサモジュール30に出力する。フレ ームプロセッサモジュール30の波形メモリ31は、バ ターン判定モジュール20から出力されるパターンデー 40 タ「21」に基づいて波形の立ち上がりを示すイベント と立ち下がりを示すイベントの二つを発生する。フレー ムプロセッサモジュール30のタイミングメモリ32 は、バターンデータ「21」に基づいて立ち上がりを示 すイベントの発生タイミングとして40nsを、立ち下 がりを示すイベントの発生タイミングとして90nsを 割り付ける。その結果、イベントテーブル40には、タ イミング40nsで立ち上がるというイベントデータ と、タイミング90nsで立ち下がるというイベントデ ータとからなる波形データが格納される。同様に、パタ 50

ーン対応イベントテーブル50には、第2ビンのビンデータ「2」と印加パターンデータ「1」に対応するパターンデータ「21」をアドレスとして、タイミング40nsで立ち上がるというイベントデータと、タイミング90nsで立ち下がるというイベントデータとからなる波形データが格納される。

【0036】パターン発生モジュール10は、第2のNOP命令「NOP!11」の第1ピンのピンデータ「1」と印加パターンデータ「1」に対応したパターンデータ「11」をパターン判定モジュール20に出力する。パターン判定モジュール20は、パターンデータ「11」がパターン対応イベントテーブル50には存在しないと判定するので、そのパターンデータ「11」をフレームプロセッサモジュール30に出力する。フレームプロセッサモジュール30は、パターンデータ「11」を担当では基づいたイベントデータを発生し、それを前述と同様にしてイベントテーブル40及びパターン対応イベントテーブル50に格納する。

【0037】次に、パターン発生モジュール10は、第 2のNOP命令「NOP ! 11」の第2ピンのピンデ ータ「2」と印加パターンデータ「1」に対応したパタ ーンデータ「21」をバターン判定モジュール20に出 力する。パターン判定モジュール20は、パターンデー タ「21」が既にパターン対応イベントテーブル50に 存在すると判定するので、そのパターンデータ「21」 を読み出しアドレスとしてパターン対応イベントテープ ル50に出力する。アドレスとしてパターンデータ「2 1」の入力されたパターン対応イベントテーブル50か らは前回の処理で格納済みのタイミング40nsで立ち 上がるというイベントデータと、タイミング90nsで 立ち下がるというイベントデータとからなる波形データ が読み出され、イベントテーブル40 に格納される。以 下、同様にして、パターンプログラム11に従って、同 様の処理が繰り返し実行される。とのように、フレーム プロセッサモジュール30の処理が省略され、パターン 対応イベントテーブル50から読み出されたイベントデ ータがイベントテーブル40に格納されるだけなので、 処理が簡単になり、速度が向上する。また、バターンブ ログラム11は通常同じパターンの繰り返しによって構 成されている場合が多いので、とのような場合にはフレ ームブロセッサモジュール30の処理が省略される割合 も大きくなるので、実行速度が飛躍的に向上することに

【0038】なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図1のドライバ波形発生部は、機能ブロック図で示してあるが、これに対応したソフトウェアで実現してもよいことは言うまでもない。また、上述の実施の形態では、印加波形データを作成するドライバ波形発生部を例に説明したが、比較波形データ

を作成する場合にも同様に適用できることは言うまでも ない。

[0039]

【発明の効果】上述したようにこの発明によれば、半導体試験装置の動作をエミュレートした場合でも各ピンに対応した波形データを高速に作成することができるという効果がある。

【図面の簡単な説明】

【図1】本発明に係る半導体試験用プログラムデバッグ 装置において、仮想デバイスの各ピンに印加される印加 10 波形データを擬似的に作成するドライバ波形発生部の概 略構成を示す図である。


【図2】本発明に係る半導体試験用プログラムデバッグ 装置の全体構成を示す図である。 *【図3】実際の半導体試験装置の全体構成を示す図であ ス

【図4】従来のデバッグ装置において、試験条件に従った印加波形データを作成するドライバ波形発生部の概略 構成を示す図である。


【符号の説明】

- 10 パターン発生モジュール
- 20 パターン判定モジュール
- 30 フレームプロセッサモジュール
- 31 波形メモリ
- 32 タイミングメモリ
- 40 イベントテーブル
- 50 パターン対応イベントテーブル


【図1】




[図4]



【図2】



【図3】



フロントページの続き

Fターム(参考) 2G032 AA07

58042 GB05 HH06 HH17 HH49 58048 AA20 DD04 DD05 DD17 9A001 BB05 BB06 HH32 LL05